

DATA-DRIVEN ARRAY PROCESSOR

Publication number: CN1051995 (A)

Publication date: 1991-06-05

Inventor(s): SCHMIDT ULRICH [DE]; CAESAR KNUT [DE] +

Applicant(s): SEUTSCHE ITT IND GMBH [DE] +

Classification:

- **international:** G06F15/16; G06F15/167; G06F15/173; G06F15/80; G06F15/16;
G06F15/76; (IPC1-7): G06F15/16

- **European:** G06F15/173D; G06F15/173N4; G06F15/80A2

Application number: CN19901009263 19901120

Priority number(s): EP19890121506 19891121

Also published as:

EP0428770 (A1)


EP0428770 (B1)

JP3176757 (A)

Abstract not available for CN 1051995 (A)

Abstract of corresponding document: **EP 0428770 (A1)**

A monolithically integratable MIMD (multiple-instruction, multiple-data) array processor (ap) for real-time signal processing consists of a two-dimensional array of cells (zp). The architecture of the cell processors (zp) enables three-address instructions to be executed. Each cell (zp) contains an accumulating multiplier (ma), an arithmetic/logic unit and a multi-port register block (rf). The data traffic within the cell (zp) is handled via a ring and a core bus system. Data are transferred past the cell boundaries by means of a handshake protocol. When the data buffer is full or empty, the cell (zp) transmitting data or receiving data is automatically stopped.



.....
Data supplied from the **espacenet** database — Worldwide

[19] 中华人民共和国专利局

[11] 公开号 CN 1051995A



[12] 发明专利申请公开说明书

[21] 申请号 90109263.0

[51] Int.Cl⁵

G06F 15/16

[43] 公开日 1991年6月5日

[22] 申请日 90.11.20

[30] 优先权

[32] 89.11.21 [33] EP [31] 89121506.3

[71] 申请人 德国 ITT 工业股份有限公司

地址 联邦德国弗莱堡

[72] 发明人 乌尔里希·施密特

克努特·喀萨尔

[74] 专利代理机构 中国国际贸易促进委员会专利

代理部


代理人 杨晓光

说明书页数: 13 附图页数: 5

[54] 发明名称 数据驱动阵列处理器

[57] 摘要

此处揭示的用于实时信号处理的 MIMO (= 多指令, 多数据流) 阵列处理器 (ap), 由单元 (zp) 的一个二维阵列组成。单元处理器 (zp) 的体系结构允许执行三地址指令。每一个单元包括一个累积乘法器 (ma), 一个算术/逻辑单元 (al), 和一个多端口寄存器单元 (rf)。单元 (zp) 内的数据流通借助于环形总线系统和核心总线系统控制。超出单元范围的数据传递采用握手通信协议方式完成。当数据寄存器充满或空着时, 相应的数据发送或数据接受单元 (zp) 自动截断。



(BJ) 第1456号

1. 阵列处理器, 具有多个相同的单元, 它们由同一个时钟信号驱动, 位于假想的两维正交网格的结点上, 并经由四条通信总线与东西、南、北相邻的单元处理器异步地交换数据, 每一个单元处理器包括至少一个算术/逻辑单元(= A L U), 一个移位器和一个数据存储器, 用于数据处理之目的, 其特征在于:

- 阵列处理器(a p)的所有单元都集成在一块单独芯片上;
- 阵列处理器(a p)是多指令, 多数据流处理器(= M I M D 处理器), 在其中, 每一单元都单独可编程;
- 阵列处理器(a p)的四个边缘区域, 每一个都包括一个电子总线开关(b s), 它可将一个相邻单元处理器(z p)的相应通信总线(W w, V o, V s, V n), 有选择地接到与各边缘区域对应的外部输入和输出端(C i, C o), 通过它们, 可同时送入或送出多位数据;
- 芯片上的所有单元(z p)由共同的时钟信号(c l)驱动, 并且
 - 每一个单元(z p)含有下列分电路:
 - 环形总线系统, 由一条A x—源总线(A x), 一条B x—源总线(B x), 和一条C x—结果总线(C x)组成, 至少部分地环绕单元核心;
 - 两路数据传递装置(= 握手端口)(h w, h o, h s, h n), 它们可在每一个时钟周期内, 经由两条数据路径传递新的数据, 将环形总线系统连接到东(V o), 西(V w), 南(V s),

北 (V_n) 四条通信总线上, 含有供发送数据用的先进先出存储器 (= $FIFO_s$) (fi), 并且具有阻塞装置, 在 $FIFO$ 空, 或满时相应地中断接收或发送单元的信号处理, 在这等待状态期间, 单元处于冻结状态;

——核心总线系统由 A—源总线 (A), B—源总线 (B), 和 C—结果总线 (C) 构成, 並经由 A—, B—, C—总线寄存器 (ba , bb , bc) 连接到环形总线系统上;

——寄存器单元 (rf) 具有连接到核心总线系统上的输入和输出端;

——算术/逻辑单元 (= ALU) (al) (也执行移位和循环功能) 其输入端连接到 A—和 B—源总线 (A , B) 上, 且其输出端通过 ALU 延迟器 (ad) 连接到 C—结果总线 (C) 上;

——累积乘法器 (= MAC) (ma), 其输入端连接到 A—, 和 B—源总线 (A , B) 上, 且其输出端连接到 C—结果总线 (C);

——程序存贮器 (P_m), 经由一编程总线 (P_b) (所有的单元 (st), 用于控制单元 ($2P$) 内的数据处理, 上述控制单元被装入程序存贮器 (P_n) 存贮的数据和单元 ($2P$) 分电路产生的状态信号。

2 权利要求 1 中所述阵列处理器, 其特征为: 延迟器 (ad) 的延迟, 包括 ALU (aj) 中的传播延迟, 等于累积乘法器 (ma) 中的传播延迟。

3. 权利要求 2 中所述阵列处理器, 其特征为: 在单元 ($2P$) 之内, 从数据发送握手端口 (hw , ho , hs , hn) 经由环形总

线系统到另一个数据接受握手端口的信号路径延迟等于从一个握手端口，经过单元核心到另一个握手端口的信号延迟，通过使用包括在上述数据接受握手端口之中的延迟器（p d）达到上述目的。

4. 权利要求 1 中的阵列处理器，其特征为：累积乘法器（= M A C）m a 包含有下列分电路：

——并行乘法器，使用流水线作业，并具有通过加法器（a d d）将它的输出加到累加寄存器，其内容反馈到加法器（a d d）的另一个输入上。

——加法器（a d d）进一步提供一个溢出信号（V）和符号信号（N），并且

存在累加寄存器中的数据字被分成三个重合的区域，以进行进一步的处理，这三部分有选择地可连接到 C—结果总线（C）上，分别为

——高位区域（h i）覆盖最高的位，

——低位区域（L o），复盖相邻的低位

——中间区域（m i d），复盖贯穿的中间区域的位，上边所说中间区域可在固定的上下限内由限制器（L i）可选择地限定。

5. 权利要求 1 中的阵列处理器，其特征为：

——A L U（a l）提供一个溢出信号（V），符号信号（N），零信号（Z），和一个进位信号（C r），以及

——为了级联的功能，A L U（a l）的输出数据（D）直接经由数数据路径，反馈到 A L U（a l）的两个输入端中的一个。

6. 权利要求 1 中的阵列处理器，特点为：

——可以同时从寄存器单元读出（经由 A—输出和 B—输出）和

写入（经由 Q 一输入或 R 一输入），

— A 一和 B 一输出相应地接到 A 一和 B 一源总线，

— Q 一输入既可从 A 一也可从 B 一源总线输入，以及

— R 一输入从 C 一结果总线（C）输入。

7. 权利要求 1 中所述阵列处理器，其特征为：存储在程序存储器（pm）中的指令组（i）包括常数（k），通过常数输出（k），即可将它们置于 A 一也可置于 B 一总线（A，B）。

8. 权利要求 1 中的阵列处理器，其特征为：程序存储器存有指令组（i）它们的格式由下列各部分构成：

——操作码（oc），

——条件码（sc），它包括作为分支条件的各个状态信号所要求的状态，

——分支地址（bra），

——A 一源地址（Aa），用于 A 一和 A_x 一源总线（A，A_x）
B 一源地址（Ba），用于 B 一和 B_x 一源总线（B，B_x），以握手端口（h_w，h_o，h_s，h_n）中的一个，寄存器单元（r₀，……，R₁₅）中的一个 ALU（al），常数（k），或总线寄存器（ba，bb）中的一个做为数据源，

——第一接收点地址（ra），为此目的指令存储器单元（r₀，……，r₁₅）中的一个，

——附加接收点地址（Oa，Na，Wa，Sa），它们决定数据传递到相邻的单元，

——C 一源地址（Ca），指定了要连接到 C 一结果总线（C）上的单元核心电路，以及

——寄存器输入地址 (R a)，决定寻址了的寄存器单元 (r 0 ……， r 1 5) 是否必须经由 Q 一或 R 一输入端写入。

9. 权利要求 8 中的阵列处理器，其特征为：在指令组 (i) 中含有常数 k，替代条件码 (s c)，和分支地址 (b r a)

10. 权利要求 1 中的阵列处理器，其特征为：时钟信号到各个单元 (z p) 的路由以 H 树 (h) 在芯片上布线。

数据驱动阵列处理器

在数字信号处理中，例如，在一维或多维的视频信号处理中，阵列处理器越来越受到人们的注意。这些阵列处理器（由通过数据总线相连的多个单元构成）的结构允许实时并行处理信号。这样的阵列处理器如果是时钟驱动的，则称为（Systolic）收缩式阵列处理器；如果是数据驱动的，则称为“波前阵列处理器”。它们在娱乐电子设备中的应用也在增长。在乐电子设备中数字信号处理器的应用越来越广泛。带有无闪烁画面再生的高分辨率电视即为一例。对于电视接收机中的无闪烁画面再生来说，举个例子，在空间的与瞬时的相邻的画面线之间插入附加的行间线是必要的。空间的起始点由被扫描的画面平面定义，瞬时起始点由画面序列给出。

例如，在“计算机”卷20，7号，1987年7月18页—13页中描述了这样的阵列处理器。（题目为“波前阵列处理器——实施概念”）。基于SIMD（=单指令，多路数据流）原则，每一单元与东西、南、北相邻的单元通信。用握手协议”完成一个单元到另一个单元的数据传递。“握手协议”使得独立的单元与它们各目的相对时钟相位无关地接受数据。由于在独立单元中的数据，并非都是以相同的速度进行计算因此数据源与数据接收点缓存在FIFO（先进先出）存储器之中。对每一个方向上的数据流，在两个相邻单元的数据路径上提供一个FIFO存储器。握手协议通常在一个时钟周期内实现。

在“计算机”卷20, 7号, 1987年7月, 102页至103页中描述了数据驱动阵列处理器。(名为“数据驱动处理器阵列的概念与实施”)上述数据驱动处理器阵列集成在一块V I S I (超大规模集成)芯片中, 每一个那样的单元可以通过内部环形总线系统与邻近的六个单元交换数据。在阵列处理器之内的几条全程总线确保每一单元能直接与外部计算机通信。

在“IEEE计算机学报”卷C-36, 12号, 1987年12月, 1523页至1538页, 描述了一种阵列处理器。(题目为“瓦德全自动远程处理(Warp)计算机体系: 结构, 实施及性能”)它的单元为, 安装在插件板上的处理器模块, 能连接到一起以形成一维收缩式矩阵。每一个处理器模块按照M I M D (多指令, 多路数据流)原则可以单独编程。因此处理器为完成各式各样的任务提供了高度的灵活性。单个的模块之间通过排队通信。当一个队列(= F I F O)满或空时, 相应地将发送或接收模块, 阻塞直到队列可以重新处理数据流通为止。那是因为那里已经产生了用于新数据的位置或那已有可用的新数据。这一点使处理器能够极其灵活地编程, 因为序列控制不再需要维护各式各样的单元程序的严格同步。

在“IEEE声学, 语言, 信号处理国际会议文件汇编”中描述了另外一种M I M D阵列处理器。(题目为“可编程视频信号处理器”1989年2476页到2479页。这种M I M D阵列处理器由集成在一个芯片中的三个单元组成, 以双向模式在它们自己之间交换数据, 并向芯片外传递数据。这种处理器采用三角形布局, 并使用时钟控制单元间通信, 能实时处理视频信号。每一个单元具有几个以并行方式操作的处理和存贮器。它们通过纵横制接线器互相联接。每

一部件由“周期静态”程序（周期性执行没有分支的）程序，控制。所有的操作与处理器时钟同步，它的频率是采样频率的整数倍。

欧洲专利申请EP—A 0 2 7 7 2 6 2揭示了一种阵列处理器。这种阵列处理器带有由同一时钟控制的相同的多元单元。这些单元位于一假想的两维格网的结点上，并且经由四条通信总线与东、西、南、北相邻的单元交换数据。单元到单元的数据传递是异步的。每一单元有数据存储器，算术／逻辑单元（ALU）和移位寄存器。

本发明的目标是提供一种阵列处理器，它适用于单片集成，允许实时处理从不同信号源而来的数字信号，在外部控制程序（软件）的控制下，它适用于处理大量的不同信号处理任务，特别是用于处理娱乐电子设备中的视频信号。

现在，参照附图更详尽地说明本发明及其更多的优点。其中：

图1为依据本发明的在一个正方形配置中排列有16个单元的阵列处理器实施例方框图；

图2为阵列处理器的一个单元的方框图；

图3为带有阻塞装置的两路数据传递装置的部分方框图；

图4为图3的配置的时序图；

图5为累积乘法器（MAC）的方框图；

图6为算术逻辑单元（ALU）的方框图；

图7为作为程序步骤，要送入的指令组的格式的示意图；

图8a和图8b分别表示阵列处理器从线性连接和平面连接时，特殊宽度数据流的接转。

图1方框图中所示的阵列处理器a_p含有一个由16个单元z_p

组成的正方形阵列。每一个单元有一条西方向的通信总线 V_w ，一条南方向的通信总线 V_s ，一东方向的通信总线 V_o ，一条北方向的通信总线 V_n 。它们既可连接到相应的相邻单元 z_p 上，也可连接到四个总线开关 b_s 中的一个（在外围单元情况下）。每一个总线开关 b_s 从而汇集了四条外围单元的通信总线。它起到电子多片多位开关的作用。在每一个开关位置，需要连接的通信总线的所有数据输入和数据输出位与相同数量的外部输入和输出端 C_i 、 C_o 相连接。 C_i 、 C_o 一起组成了外部阵列端口。另外，分配到每一条通信总线上的状态信号（用来执行握手协议）通过总线开关 b_s 确定路由。由于阵列处理器的四面都配有这样的总线开关，那么在那里也就共有四个外部阵列端口，分别称为西方阵列端口 C_w ，南方阵列端口 C_s ，东方阵列端口 C_o ，北方阵列端口 C_n 。

如果，例如，每一通信总线有 12 个位用于数据输入，12 位用于数据输出，那么每一个阵列端口应有 12 个外部输出端 C_o 用于数据输出，12 个外部输入端 C_i 用于数据输入。在阵列处理器 a_p 以内和以外的数据传递为严格的并行，因此，任意数目的阵列处理器可以连接在一起，以构成使用严格并行数据传递的大阵列。这就可能解决非常复杂的问题，例如，在电视，图像处理，图形学或多维滤波器等领域中。通过以先进的方法组织数据在独立的阵列处理器之内传递，如果阵列处理器以线性模式串行连接（参照图 8 a）则线性数据传递可达到 48 位。如果它们是以二维模式串行连接（参照图 8 b）那么在两个独立方向上的数据传输可达 24 位，这种情况作用于上述假设的例子当中，在那里通信总线有 12 个输入位和 12 个输出位。这样就为使用者做出了极其有效的传递装置。两张图中每一张的上半

部分显示出了逻辑数据路径，而下半部分则显示了外部阵列输入和输出端口的对应物理互连。

在阵列处理器中，实时信号的处理需要一个高速时钟，特别是在处理高分辨率电视（HDTV）信号时。为使例如 125 MHz 的时钟信号同时，分配到芯片上去，应仔细地布设时钟线；否则独立单元 z_p 相互之间的时钟信号相位差将会变的太大。用于时钟 cl 分配的有利方案是所谓的H树 h ，它确保分支时钟线均匀一致地装入到它们的终点，将时钟通过一样长度的导线提供给每一个单元。这种配置，例如，在“IEEE计算机学报”，卷C-34，8号，1985年8月734页到740中有描述，特别是737页。文章的题目为“同步大规模VLSI处理器阵列”。在说明本发明的图1中，独立单元 z_p 之间的虚线表示H树 h 。

点划线表示编程的总线 P_b ，所有的单元 z_p 都与之相连。经由独立地址送到每一个单元 z_p 去的单元程序 P_z 由外部输入。由于在应用程序情况下，单元程序 P_z 经常保持不变，或很少修改，因此一条串行编程的总线 P_b 就足够了。

独立单元 z_p 也可以按任何四长方形或甚至按一维（即线性）形式配置，不用与图1形式一样。单元 z_p 的数目仅为所用的集成技术所限制。

图2显示了单元 z_p 的方框图。在四个外边的每一边上都有一个两路数据传递装置（握手端口），分别命名为西握手端口 h_w ，南握手端口 h_s ，东握手端口 h_o ，北握手端口 h_n 。每一握手端口控制数据在相应的通信总线上传递，即西通信总线 V_w ，南通信总线 V_s ，东通信总线 V_o ，北通信总线 V_n 。经由与通信总线平行的控制线

(没有在图 2 中示出), 两个握手端口交换用于握手处理的控制信号。以一种握手协议实施。

每一单元 Z^P 的实际信号处理部分 (即单元核) 由环形总线系统围绕 (至少围绕一部分)。环形总线系统由一条 A_X —源总线 A_X , 一条 B_X —源总线 B_X , 一条 C_X —结果总线 C_X 构成, 每一条总线为 12 位总线。每一个握手端口有 3 个 12 位数据输入端分别用于 A_X — B_X —和 C_X —环形总线, 以及两个 12 位数据输出端分别用于 A_X —, B_X —环形总线。数据输出由握手端口内的先进先出存储器 (FIFO) 送入。握手端口的 A_X —和 B_X —输入与一通道延迟装置 P_d 相连, 它将信号延迟一给定的时间。如同后面将要说明的那样, 这一延迟遵循一特定要求。这一要求为, 通过环形总线传递的数据, 在握手端口上出现的时间不得早于第一个路径单元核的数据。以这种方法, 达到外部存取数据的同时性。它独立于在元核中的各目的处理。从单元核而来的数据送到 C_X —结果总线 C_X 上。从这里将此数据传递到一个握手端口。由于这个数据不需要再延迟, 它被直接传递到位于握手端口中的序贯电路 S_U 上。实施了这一握手通信协议, 序贯电路 S_U 即可以传递从 A_X 或 B_X —源总线来的延迟了的信号, 也可以来自 C_X —结果总线的未延迟信号经通信总线传递到相邻的单元。将收到的信号通过相应的通信总线, 按照握手通信协议传递到序贯电路 S_U , 并且装入到 $FIFO$ 中进行缓存。从这里, 如上所述, 它即可送到 A_X —, 也可送到 B_X —源总线。

单元 Z^P 中的控制单元。按照存储在程序存储器 P_m 中的指令组 i 控制上述及进一步的操作。为清楚起见, 图 2 中仅显示了数据链, 它们经常以多位总线的形式实施, 而没有给出控制线。由于所有的握

手端口是一样的，这里仅给出西握手端口 $h w$ 中内部数据路径的细节。

环形总线系统允许一个单元内不同握手端口之间非常灵活地交换数据。例如，可以在环形总线 A_x ， B_x ， C_x 上传递三个独立的数据流，源总线 A_x ， B_x 正在从各一端输入，而结果总线 C_x 可以一次输入到四个端口。

除了环形总线系统之外，单元 $Z P$ 包括一个用于内部信号处理目的的核心总线系统。这一总线系统由 A —源总线 A ， B —源总线 B ，及 C —结果总线 C 构成。 A_x —源总线和 B_x —源总线经由 A —总线寄存器 $b a$ 和 B —总线寄存器 $b b$ 向相应的 A —和 B —源总线 A ， B 输入。同样地， C —结果总线 C 经由 C —总线寄存器 $b c$ 向 C_x —结果总线 C_x 输入。这些总线寄存器将核心总线系统与环形总线系统解耦，并且还允许数据字存在其中，直到新的数据字将它们复盖。在由另一个访问握手端口读操作的复盖那些数据字之前，单元核心的信号处理电路都可以使用那些由握手端口读出的并暂存在总线寄存器 $b a$ ， $b b$ 中的数据字。

在单元核心的信号处理由累积乘法器 ($= M A C$) $m a$ 和算术/逻辑单元 ($= A L U$) $a l$ 运算。累积乘法器的输入端连接到 A —和 B —源总线 A ， B 其输出端连接到 C —结果总线 C 。算术/逻辑单元 ($= A L U$) 还具有移位及循环移位功能，它与通向 A —和 B —源总线 A ， B 相接，并且其输出端与经由 $A L U$ 延迟单元 $a d$ 与 C —结果总线 C 相接。

快速数据缓存发生在寄存器单元 $r f$ 之中，那里有，例如，16 个可选择存取寄存器单元 $r 0$ ，……， $r 15$ 。对于快速存取，这个

寄存器可同时通过A—输出和B—输出读出及通过Q—输入或R—输入写入。因此，寄存器单元 $r\ f$ 适用于单元中的三地址处理，它在时钟 $C\ 1$ 的每一周期内组合两个操作数并存储一个结果。寄存器单元 $r\ f$ 的R—输入仅由C—结果总线C装入，而Q—输入既可由A—源总线A装入，也可由B—源总线B装入。

由于 $M\ A\ C\ m\ a$ 的流水线深度大于 $A\ L\ U\ a\ l$ 的流水线深度，因此 $A\ L\ U$ 延迟期 $a\ d$ 的延迟产生了时间补偿。对于那些使用以前的操作结果作为输入的操作来说——这些也被称作级联操作—— $A\ L\ U\ a\ l$ 的输出D被直接反馈到 $A\ L\ U$ 的一个输入。在图2中，这是 $A\ L\ U\ a\ l$ 的输入。使用这种直接反馈路径，最大限度地减小了 $A\ L\ U$ 延迟期 $a\ d$ 的等待时间。

存储在程序存储器 $P\ m$ 中的指令组 i 也可含有常数 k ，它由常数输出 k 输出到A—源总线A或B—源总线B。

图3显示了两路数据传递装置的部分方框图。如上所述它也被称作握手端口。为了清楚起见，仅显示出数据在一个方向上传输所必需的那一部分电路。对于双向数据传递，每一个握手端口含有数据发送器 $S\ e$ 和数据接受器 $e\ m$ 。必须认为门 $t\ r$ 是源序贯电路 $S\ U\ 1$ 的一个组成部分。它缓存了数据字 $d\ a\ t$ 。此数据字是要经由数据总线 $d\ b$ 被传递到数据接受器 $e\ m$ 的。

在数据接收器 $e\ m$ 中的接收握手端口包括 $F\ I\ F\ O$ 存储器 $f\ i$ 和接收点序贯电路 $S\ U\ 2$ 。数据发送器 $S\ e$ 包括数据源 $d\ q$ ，它由第一时钟信号 $C\ L\ 1$ 计时，并且可以做为单元核中的一个数据源，（仅作参考例子）。在数据接收器 $e\ m$ 中相应的装置为数据接收点 $d\ s$ ，它由第二个时钟信号 $C\ L\ 2$ 控制。并且是，例如，在接收单元核中的一个数

据接收点。两个时钟 $CL1$, $CL2$, 具有同样的频率, 但是它们的相位可能由于不同的延迟而不同, 参照图 4。

即使由于两个时钟延迟不同的时间量, 或即使它们频率不一样, 上述异步握手通信协议也能保证正确的数据传递。现在参照时序图, 图 4, 来说明操作序列。

如果数据发送器 se 要发送一个数据字 dat , 它要在时刻 1 时向接收点序贯电路 $SU2$ 送出一个请求信号 req 。只要在从存储器序贯电路而来的确认信号 ack 没有置位时, 才可送出请求信号。一确认信号没有置位, 表明数据接受器 em 已准备好接受一个数据字。一数据字 dat 的接受是在时刻 2, 通过置位一个确认信号 ack , 向源序贯电路 $SU1$ 发出信号的。在信号字 dat 被真正接受前, 不发送这一信号。数据信号 dat 必须在请求信号 req 开始的达到它的稳定状态。

源序贯电路 $SU1$ 通过在时刻 3 时复位请求信号 req 来确认收到了确认信号。同时, 也可取消数据字 3。在时刻 4 时, 通过复位确认信号 ack 向源序贯电路 $SU1$ 发出信号表示接收点序贯电路 $SU2$, 已经做好接受新数据字 dat 的准备。这表明在 $FIFO$ 存储器 fi 中至少有一个单元是空的。新的数据传送最早可在时刻 5 启动。这样, 整个字的传递可在一个时钟周期内以异步的方式进行。

请求信号以及确认信号的发出和取消是与从数据发送器 se 和数据接收器 em 来的状态信号逻辑地组合在一起的。例如, 仅在源状态信号 sq 发出表明数据源 dq 已经产生了一个新的数据字 dat 的信号时, 才发出请求信号 req 。在接收方, 确认信号 ack 的置位跟在请求信号 req 置位以后。如果第一接收点状态信号 sv 表明在

F I F O 存储器 $f i$ 中至少有一个单元有空，则确认信号才被取消。在数据发送器 $s e$ 中确认信号的取消之后。取消请求信号 $r e q$ 的。如果没有取消确认信号的话，源序贯电路 $S U 1$ 不能启动传递新的数据字。

为使数据传递在一个时钟期内能够完成，握手通信协议的所有四个阶段必须在一个时钟周期内实施。这一点可利用现有的任何高频率时钟以异步方式或以同步方式完成。通过锁定握手通信协议的单个阶段，在任何情况下均能正确地传递数据。

很明显，就平均数而言，如果数据接收器 $e m$ 接受的数据与数据发送器 $s e$ 产生的数据一样多，那么大规模 F I F O 存储器 $f i$ 就能进行大量的独立信号交换。如果这一点不再保证，那么既有可能丢掉在数据源 $d q$ 中的数据，也有可能数据接收点 $d s$ 从空的 F I F O 存储器 $f i$ 单元中读数。通过插入 $n o p$ （空操作）指令可以在程序中避免这种必须避免的情况。然而，这就要求精确地监视在阵列处理器中单个的信号路径的运行次数，并且使得编制程序极其困难。

因此，依据本发明的一个特殊的优点，序贯电路 $S U 1$ ， $S U 2$ 自动地保证了程序员不必照看单个数据路径的逻辑同步。例如，从源序贯电路 $S U 1$ 来的源截断信号 $S t 1$ 将（如果确认信号 $a c k$ 发出数据接收器 $e m$ 没有准备好接受数据的信号时，将截断信号 $s t$ ，发出）截断数据源 $d q$ 和门 $t r$ 。另一方面，如果从 F I F O 存储器 $f i$ 来的第二状态信号 $s L$ 表示那里所有的单元都是空的，那么在数据接受器 $e m$ 中的数据存储器 $d s$ 将被从存储器序贯电路 $S U 2$ 来的接收点截断信号 $s t 2$ 阻塞住。只要截断还有效，相应单元的状态保持“冻结”状态；更具体地数据之间的时间关系将被保持住。单元状

态的“冻结”需要增加单元 z_p 中电路的数量，然而，由于增加了编程便利性使之具有充分的理由来这样做。

使用上述的握手控制，数据可一步地从握手端口传递到握手端口。握手通信协议的暂时实施在细节上是高度可变的，因此即使是非常大的不同延迟——例如——越过芯片边界的——都能考虑进行。

图 5 中方框图所示累积乘法器 ($= MAC$) 由一个并行乘法器 m_p 构成，它的 A —和 B —输入，每一个，例如，具有 12 位。并行乘法器 m_p 的带符号的输出信号被加到加法器 a_{dd} 的一个输入端，它的另外一个输入由累加寄存器 a_r (它的输入与加法器 a_{dd} 的输出相连接) 的输出信号提供。在图 5 h o 实施例中，累加寄存器 a_r 有 29 位的存储器容量。累加寄存器 a_r 的五个附加位代表在二个 12 位数相乘时最大可能的累加范围。在二进制补码表示时，它们也包括符号位。

加法器 a_{dd} 还传递两个附加信号，一个是溢出信号 V ，它表明运算超出了事先定好的数的范围，另一个是符号信号 N ，它表明相加的结果为负数。

可将累加寄存器的内容以三种不同方式装入 C —结果总线 C 。例如，如果 C —结果总线的宽度仅有 12 位，那么，当然在这条总线上最多只能装入 12 位。一种可能的方法是相继地读出寄存器内容，即第一次读出最高的 12 位作为高位区域 h_i ，然后紧接着的 12 个低位作为低位区域 L_o 。对累加寄存器中最低的五位不加考虑。第二种可能的方法为从中间区域里读出 12 位，例如从占据寄存器 11，到 22 位中读出。如果相乘的结果基本保存在这一中间区域 $m_i d$ 中那么对这一区域进行进一步的处理是适当的。这一点也应用于数值从

-1 到 +1 范围之间的定点操作数乘法运算。然而，任何中间范围的剩余数，即使这个中间区域 $m i d$ 通过一个极限器 $L i$ ，极限器 $L i$ 可以通过程序激活并保存数值范围的上限和下限数据法，也不会使结果产生干扰性跳跃。

图 6 的方框图，表示了算术/逻辑单元 ($= A L U$) $a L$ 。它的两个 12 位输入 A ， B 分别连接到 A —源总线，和 B —源总线。数据输出 D 也有 12 位，它提供 $A L U$ 的结果 $d a L$ ，并反馈到第二 $A L U$ 输入。使用这一数据反馈，可以进行包括进位信号在内的（如果需要）级联移位和循环功能除去传递 $A L U$ 结果 $d a L$ ， $A L U$ 还作为附加状态信号。提供下列状态信号：溢出信号 V ，在溢出发生时，符号信号 N ，在结果为负时；零信号 Z ，在结果为零时；和进位信号 $C r$ 。

图 7，图示了指令组 i 的格式（它含有，例如 48 位）。作为一个程序步骤，将它输入。第一个区域含有用于控制单元 $s t$ 的编码指令作为操作码 $O C$ 。第二个区域含有一条条件码 $s e$ ，它写入单元核及握手通信端口的状态信号。第三个区域含有一分支地址 $b r a$ ，它依照状态码 $s c$ 和单元核及握手通信协议的现行状态指定含在程序存储器 $p m$ 中的程序序列。这两个区域，（它们至少含有 12 位）也可以不用来存储条件码 $s c$ 和分支地址 $b r a$ ，而用来存一常数 k ，它通过常数输出 k ，如上所述，装到 A —或 B —源总线 A ， B 。在第四和第五个区域，分别确定环形总线系统的 A —和 B —源总线地址 $A a$ ， $B a$ 。经过一个时钟周期的延迟，这些地址也应用于核心总线系统。用于这一目的的数据源是，例如，握手通信端口 $h n$ ， $h o$ ， $h s$ ， $h n$ 中的一个，寄存器单元 $r o$ ，…… $r 15$ ，中的一个， $A L U a l$ ，

常数 k ，或总线寄存器 b_a ， b_b 中的一个。这个源的定义后跟着 5 个区域，它们决定了数据向何处装入。因此，它们含有接收点地址。在第六个区域，第一接收点地址 r_a 指明，C—结果总线 C 必须向寄存器单元 r_0 ，……， r_{15} 中的哪一个装入。第七，第八，第九和第十个区域含有第二接收点地址，它们为相应地以要选择的握手端口地址形式 O_a ， N_a ， W_a ， S_a 表示，它们决定了数据传送到相邻的单元。

每一个这样的区域含有两位，以指明，数据从环形总线系统中的三条总线中的哪一条之中产生，或端口是否保持“沉默”，即完全不传送数据。此种状态与空操作指令一致。

第十一个区域含有一个 C—源地址 C_a ，它决定了要联接到 C—结果总线 C 上的单元—核心电路。第十二个区域含有寄存器输入地址 R_a ，它决定了在第六个区域中寻址了的寄存器单元 r_0 ，……， r_{15} 是经由 Q—还是 R—输入写入。




图 1




图. 3




图. 4





图 7




图. 8a




图. 8b

